- Главная
- Семинары и конференции
- 2016
- Прошедшие мероприятия. 2016 год
- 21 декабря, Москва, семинар "Разработка высокоскоростных устройств сбора, обработки и формирования радиосигналов" (серия "Цифровая обработка сигналов")
Семинар "Разработка высокоскоростных устройств сбора, обработки и формирования радиосигналов"
Уважаемые коллеги!
Мы рады пригласить Вас на новый семинар «Разработка высокоскоростных устройств сбора, обработки и формирования радиосигналов», который состоится 21 декабря в Москве.
Место проведения: Гостиничный комплекс "Измайлово-Альфа", Измайловское шоссе, 71 корп. А, зал №7.
Время проведения: 10.00 - 18.00. Регистрация участников с 09.00
Семинар проводится при поддержке компании ГАММА, ведущего поставщика полупроводниковой продукции на Российский рынок, официального дистрибьютора компаний Altera, Linear Technology, Exar, Silvertel.
Авторы и докладчики семинара:
- Шлеев Сергей Евгеньевич, главный конструктор направления аналого-цифровых приборов компании "Инструментальные Системы"
- Капитанов Александр Анатольевич, старший инженер лаборатории СЦОС компании “Инструментальные системы”
ПРОГРАММА СЕМИНАРА
10:00 – 11:30 Секция 1.
- Типы АЦП
- Основные характеристики АЦП
- Российские и международные стандарты на измерение характеристик АЦП
- Прогресс разработки высокоскоростных АЦП
- Обзор современных высокочастотных АЦП российского и иностранного производства
- Практические схемы включения высокоскоростных АЦП, особенности схемотехнических и конструкторских решений
- Архитектуры узлов АЦП, ставшие классическими
- Синхронизация АЦП в многоканальных системах сбора данных
- Использование АЦП в целях цифрового радиоприёма (SDR)
- Сопоставление характеристик АЦП и характеристик приёмников – методология и практика
- Построение и архитектуры цифровых приёмников
- Оптимизация параметров узлов цифровых приёмников
- Особенности подключения и синхронизации АЦП и ЦАП с интерфейсом JESD204
11:30 – 12:00 Кофе-брейк
12:00-13:30 Секция 2.
- Характеристики ЦАП
- Специфические искажения ЦАП
- Практические схемы включения высокоскоростных ЦАП, особенности схемотехнических и конструкторских решений
- Узлы тактирования АЦП и ЦАП – требования и достижимые характеристики
- Программа ISVI для измерения характеристик сигналов и параметров АЦП
- Построение стенда для проведения испытаний АЦП
- Программа АИКС автоматизированных испытаний
- Демонстрация SDR USB-3 системы на базе 1GSPS 14-bit АЦП
13:30 – 14:30 Обед
14:30 – 16:00 Секция 3.
Особенности подключения АЦП и ЦАП в ПЛИС
Структура современных ПЛИС Xilinx
- Входной и выходной буфер IOBUF, назначение, особенности, применение
- Узлы подстройки задержки на входе и выходе – IODELAY
- Логика ПЛИС: от FD триггера до блочной памяти RAMB
Подключение АЦП / ЦАП по последовательной и параллельной схеме (LVDS / LVTTL / LVCMOS)
- Особенности реализации буферов данных для согласования данных по времени и фазе
- Узлы упаковки данных для многоканальных систем передачи информации
- Буферизация потока данных – схемы FIFO, управление потоками
- Подключение внешней DDR-памяти к ПЛИС для буферизации потоков данных
- Пример реализации проекта от стадии верификации до законченного файла конфигурации прошивки ПЛИС
Подключение АЦП по интерфейсу JESD204B
- Особенности реализации, IP CORE Xilinx, основные функции и назначение
- Вопросы синхронизации данных и старта
16:00 – 16:30 Кофе-брейк
16:30 – 18:00 Секция 4.
Общие вопросы фильтрации сигналов в задачах ЦОС
Классические схемы DDC/DUC
- Построение DDS для DDC
- Фильтрация с помощью CIC-фильтров
- Фильтрация с помощью FIR-фильтров
- Полифазные фильтры DDC. Особенности и трудности реализации
- Практическое применение фильтров на ПЛИС (объем занимаемых ресурсов, достигаемые скорости обработки, логика ПЛИС и т.д.)
- Использование Partial Reconfiguration для реализации схем фильтрации
- Примеры реализации фильтров на ПЛИС в реальной жизни
БПФ и ОБПФ, основные особенности
- БПФ – с прореживанием по частоте и по времени
- Схемы Radix-2, Radix-4, Radix-8, основные отличия
- Сравнение схем БПФ – последовательная и параллельная структура
- Отличительные особенности реализации конвейерных БПФ
- Практические примеры реализации БПФ в формате с плавающей точкой на ПЛИС
Средства разработки и верификации проектов на ПЛИС
- «Классический» САПР: Xilinx ISE, Plan Ahead, Vivado
- Matlab Simulink, GNU Octave, ScopeFIR и др. для расчета узлов ЦОС
- Использование TCL-скриптов для задач автоматизированного управления проектами на ПЛИС
Для участия, пожалуйста, заполните бланк заявки и направьте его нам по электронной почте forum@sovel.org или по факсу +7(495)280-04-19
Задать вопросы о семинаре можно по телефонам: +7(495)505-15-38, +7(495)280-04-19 или по электронной почте forum@sovel.org